上周帮一个学员看他的48V转12V降压电源板子打回来调试了半天效率死活卡在84%。换了个更低Rds(on)的MOS管加了昂贵的日系电容折腾了一圈——还是那个数。他跟我说师兄这料都堆上了怎么还不行我让他把板子发过来看了一眼Layout直接让他重新投板。没错就是走线那点事儿。说实话开关电源的效率瓶颈80%的情况真不在器件选型上而在PCB布局布线。今天就把这几个年坑我踩过无数遍的走线细节扒一拉给你说道说道。第一坑开关节点走成环了开关损耗蹭蹭涨什么叫开关节点就是MOS管开着关着的那块地方电压在那儿跳电流在那儿冲。这东西切换的时候环路越小越好。但我发现很多人画Layout的时候这块走线绕来绕去开关节点跟输入电容之间愣是走出一个大环路。你自己算算这个环路每边多了个3nH电感开关频率100kHz那点损耗就不得了。更要命的是这环路就像个天线EMC也废掉了。说个具体数吧——我之前有个案子开关节点走线大概多了8mm的死弯换成下边那个图里的走法效率从84%直接跳到88.5%。这可不是换器件就是把线拉直了、环路缩小了的事儿。开关电源PCB关键走线标注图开关节点环路、功率地、滤波电容位置记住这个原则开关节点VIN到MOS再从MOS到SW点这段路径要最短、最粗、最直。输入电容要尽可能贴着MOS管间距控制在5mm以内。这不是什么玄学是基本的电磁学。第二坑功率地走成一团糟地噪声吃掉了你的效率功率地和信号地搅在一起是开关电源Layout里的经典车祸。很多新手喜欢把功率地就是那些大电流流过的地方和信号地采样、反馈这块放在同一个平面上走觉得都是地嘛连起来就好了。好家伙等你测试的时候输出噪声大得跟爬山似的开关纹波也压不住。关键是什么呢——地噪声会通过采样电阻直接进入控制环路等效于在反馈信号里加了一个干扰严重的会导致振荡。有个项目我印象特别深板子回来测试效率只有82%输出纹波也大。看了一上午发现功率地和信号地在芯片底下那块就混在一块了。后来把芯片地、采样地单独铺出来跟功率地只在一点连接纹波降了一半效率也回来了3个点。实用技巧芯片AGND和PGND要分开铺铜最后单点连接。采样电阻的地要单独拉回芯片地跟功率地隔离。功率地回流路径要最短别让大电流绕远路。第三坑滤波电容摆得随缘去耦效果约等于零输入输出滤波电容怎么摆很多同学觉得反正板子空间够放哪都行只要数量够了就行。这个想法可就坑了。滤波电容要放在紧贴着芯片电源引脚这不光是数量的问题关键是要近。电容到芯片引脚的走线电感是影响去耦效果的头号杀手。你把电容放得远远的走线又细又长那这电容跟没放一样。举个例一个10uF陶瓷电容ESR可能只有几个毫欧但如果走线长了2mm走线电感就有1-2nH。在开关频率上这1nH的感抗比电容的容抗还大这电容还有啥用正确做法开关芯片输入端至少放一个10uF一个100nF的组合电容尽量贴近引脚。输出滤波电容同样道理靠近开关节点。这两块电容是电源的能量池距离远了等于没放。换个思路效率能提升多少有些人遇到效率上不去第一反应就是换器件。换个低Rds(on)的管子、加点好电容......说实话这招在设计初期管用等你板子回来了还卡着那问题大概率在Layout上。我对比过两种方案方案A换更好的器件低Rds(on) MOS 低ESR电容成本增加30%效率从84%提到85.5%。方案B优化布局布线按上面说的三条走线原则改成本不变效率从84%提升到90.2%。你看这就是差距。不是器件不行是你layout没到位。说到底开关电源是个系统工程但凡你能在布局布线这块做得好一点效率提升几个点真不是难事儿。那些高端电源芯片手册里画的参考Layout不是随便画的那都是经过仿真和实测验证的。先照着画、用好器件再谈后面的优化。好了三个坑都给你填了。如果还有啥具体的layout问题可以评论区聊聊看到都会回。 凡亿教育国内领先的电子设计硬件教育培训平台累计培养120万工程师学员就业率98%。涵盖PCB设计、开关电源、模拟电路、嵌入式开发等实战课程全方位提升你的硬件设计能力。