PCB 布局布线，决定硬件成败的关键

原理图设计没问题板子回来却跑不起来。信号完整性测试一做振铃、反射、过冲一个不少。反复排查了一个月最后发现根源在PCB布局——电源和地的走线太细回流路径被人为阻断高速信号根本找不到回家的路。这种事做硬件的大概都经历过。PCB布局布线看起来是把原理图上的连线变成实际导线的简单操作实际上却是整个硬件产品成败的关键环节。布局布线做不好信号质量差、EMI超标、产品不稳定这些问题会接踵而至。这篇文章结合多年实战经验说说PCB布局布线里那些真正重要的东西。一、布局基本原则说起来布局是整个PCB设计的第一步也是最关键的一步。布局不好后面再怎么努力布线都很难补救。信号流向与模块分区是布局的第一原则。按数据流向排列芯片位置从输入到输出依次布局可以减少走线交叉让信号走最短路径。数字区域、模拟区域、电源区域要分区隔离避免相互干扰。热敏感器件要远离发热源同时考虑散热通道在整个板面上的均匀分布。晶振和时钟电路的布局要单独拿出来强调一下。这类器件是强辐射源必须紧邻负载芯片放置而且走线要短、直。晶振下方不要走任何信号线周围留出完整的地铜皮做隔离。见过太多案例晶振位置没放好导致EMI测试怎么都过不了。电源和地的规划也要在布局阶段确定。电源入口、主滤波电容、大电流路径上的器件这些都要优先考虑位置。避免电源走绕远路增加压降和噪声。二、布线关键规则布线规则说起来简单做起来却处处是坑。这里聊几个最容易被忽略的点。走线宽度与载流的关系很多人只记住了经验公式——每安培电流对应10-15mil线宽。实际上这个数值跟铜厚、温升、板层都有关系。更准确的做法是用工具计算或者查IPC-2221标准。还有个常见错误是电源和地的走线宽度没留余量产品调试时发现压降过大只能飞线补救。信号间距与串扰的控制并行走线长度越长、间距越小串扰越严重。高速信号之间的间距至少保持走线宽度的3倍敏感信号周围可以铺地隔离。跨分割区域的走线会产生阻抗不连续反射和振铃问题随之而来这点在高速信号上特别要避免。布线时还有个容易被忽视的问题——回流路径。很多新手以为信号沿着导线走实际电流是在信号线和对应的回流路径之间流动。对于低速信号回流基本沿最近的地线返回但高速信号的回流会紧贴着信号线分布回流路径被人为隔断的话信号质量会严重恶化。保持回流路径畅通是高速设计的基本要求。三、高速信号布线要点高速信号布线的要求比普通信号严格得多这里重点说三个关键点。差分对布线核心就两个字——等长。差分信号靠两路信号的差值传输数据任何时间差都会导致误判。一般要求长度误差控制在5mil以内耦合度要保持一致间距忽大忽小是大忌。差分对要优先布线优先规划走向尽量走直线拐弯时用45度而不要用直角。蛇形走线是用来做等长匹配的但用它需要谨慎。蛇形线的线间距要足够大至少是走线宽度的3倍不然会引入额外的串扰。高速差分对如USB、PCIe、DDR等协议规范里对走线有明确要求不能随意发挥。见过有人把蛇形走线用在普通信号上做装饰其实完全没必要。高速信号的跨分割问题特别要重视。走线穿过电源分割或者地平面缺口回流路径被迫绕行感抗增大信号质量肯定受影响。如果实在避不开跨分割可以在分割边界上加滤波电容给回流一个就近返回的通道。四、电源地平面设计电源地平面是PCB的血管和神经网络设计好坏直接影响整机性能。去耦电容的布局看似简单其实讲究不少。电容要尽量靠近芯片电源引脚放置走线要粗短减少寄生电感。多个电容并联时从芯片引脚往外容值依次从小到大排列因为小电容的引线电感更小应该放在最靠近芯片的位置。现在的芯片越来越高密化0402的电容装配难度不小0201更考验焊接水平封装选择要权衡好。分割地平面的处理是数模混合电路的经典难题。分割确实可以隔离不同地之间的干扰但如果处理不当反而会把问题弄得更糟。分割线上的信号跨越要小心处理在跨越处加滤波电容是常用的做法。分割后的地最终要连在一起单点连接的位置要选在滤波器附近而不是随便找个地方短接。说起来电源完整性和信号完整性其实是分不开的。电源分配网络的设计目标是让每个芯片的电源引脚看到的阻抗足够低。芯片手册里的去耦要求要逐条满足大电流路径上的走线要宽而短大电流平面要完整。有时候调试遇到莫名其妙的噪声问题查到最后发现就是电源平面不完整惹的祸。五、常见踩坑案例理论说再多不如看几个真实案例。这里分享三个印象深刻的教训。案例一DDR3内存不稳定项目调试阶段DDR3读写总是出现随机错误。查了很久发现数据线走线长度差超过100mil而且有几根线跨过了相邻层的电源分割区域。重新规划布局确保等长绕线全部在完整地平面上走问题解决。案例二USB通信丢包USB2.0高速模式丢包率居高不下检查发现差分对长度差达到80mil而且走线经过一个电源分割缺口。调整布线把长度差控制在10mil以内绕过分割区域丢包问题消失。案例三产品EMC超标某产品认证测试时辐射超标集中在200MHz到500MHz频段。追踪发现是一根时钟信号走线太长且没有包地处理连接器附近的地平面也被挖掉了部分。优化方案是缩短走线、加包地、加强连接器处的接地辐射值降低超过15dB。六、实战避坑清单最后总结一份实用的检查清单供大家对照参考。布局阶段检查项模块分区是否清晰数字、模拟、电源区域是否有效隔离热设计是否考虑周全热敏感器件位置是否合理晶振下方是否走有信号线周围地铜皮是否完整大电流路径是否最短电源入口位置是否合适布线阶段检查项高速信号是否优先布线等长匹配是否满足要求差分对长度差是否控制在5mil以内间距是否一致是否有走线跨越分割区域回流路径是否完整关键信号间距是否足够是否有串扰风险电源设计检查项去耦电容是否紧邻芯片电源引脚走线是否粗短大电流电源和地走线是否足够宽裕电源平面和地平面是否尽量完整分割地平面的单点连接位置是否合理一点心得PCB布局布线没有标准答案不同产品、不同芯片、不同速率要求对应不同的设计策略。经验很重要但更重要的是理解背后的原理。遇到问题多问几个为什么比死记硬背规则有用得多。