做硬件电路设计肯定要考虑防反故障一般这个时候最简单的应用就是二极管。但是在功率大的时候二极管就会有较大功耗发热就会严重。这个时候就要改变设计思路显然使用MOS管导通的时候利用其体二极管导通后面再用MOS的沟道低阻抗特性旁路体二极管就可以大大降低功耗。这个思路在B站上看到一个方案,其工作原理如下:先定义一些前提条件Q1的体二极管压降Vf0.7VQ16.1和Q16.2是一对对管三极管两个三极管的参数完全一致BE结压降也是0.7V.Ø 当正向导通的时候先利用Q1的体二极管输出电压Vin-0.7VØ 同时Q16.1也导通那么b点电压也是Vin-0.7VØ 此时Q16.2的BE之间压降就是0V显然Q16.2是不能导通的。原理可行Ø 当出现反向电压的时候Q16.2通过R29导通b点电压是Vint-0.7VØ 此时Q16.1的BE截止Q16.1不导通实现反向截止但在网络上看到有些讨论认为在PMOS导通后输出电流就不会走体二极管输出电压也就不是Vin-0.7V, 而是Vin-Rds*Iout。那么Q16.2的BE压降就是VBE-Rds*Iout。在特殊场景就有可能让其BE压降满足导通条件。本来是要Q16.2截止就会让Q16.2导通的。那么Q15的栅极电压会上升Q15会截止就只能依靠体二极管导通。最后Q15不断在体二极管导通和沟道导通的状态中切换实现不了降低功耗的效果。但事实会是这个结果吗通过仿真还是可以清晰的看到输入输出压差是13mVPMOS是导通的。出现这个现象主要是电路中Q2的特殊作用尽管其C-B短接不是仅仅起到二极管的作用而是让Q1工作在临界饱和状态会极大降低基极电流在当前电路中流过R1的电流是Q2的集电极电流加两个三极管的基极电流所以Q1即使有一些基极电流流过设计合适的R2也只会让Q1工作在放大区从而保证PMOS的栅极电压足够低可以满足PMOS导通条件。最后即使Q1和Q2参数有离散性不足够匹配也能确保PMOS导通。但这个电路还有一些不足之处就是输入电压大于20V会导致MOS的GS电压超过限制电压所以在GS之间增加一个分压电阻。第三个不足之处就是反接的时候Q2的BE需要承受反向电压。所以要并联一个旁路降低反接时候输出电压的限制。一般都是用一个二极管串联限流电阻。实现对Q1的防护。现在改善为这个电路基本就可以满足反接防护的效果。那么还有一种改进直接将Q1,D1,R5整合到一起也可以实现。个人认为这种方式效果更好肖特基二极管压降可定小于BE之间的压降。这种方式是否效果更好可以一起讨论。当然这些电路仅仅是做原理讨论毕竟现在有很多现成的芯片比如TI公司的LM74700LM5050的芯片直接是理想二极管芯片用于控制NMOS实现更大输出电流的控制AECQ-100的车规芯片。而且外接的NMOS的价钱还比PMOS的价格低。反向截止时间都是ns级别响应动作更快。在可靠性要求高的场合直接用芯片是更好的选择。。---------------------作者kk的回忆链接https://bbs.21ic.com/icview-3493972-1-1.html?_dsign6c81cbab来源21ic.com此文章已获得原创/原创奖标签著作权归21ic所有任何人未经允许禁止转载。