[SDXI(18)] SDXI UVM、形式验证与签核：验证部分顺序、状态和隔离

SDXI（Smart Data Accelerator Interface）UVM、形式验证与签核：验证部分顺序、状态和隔离本篇把前 17 篇的规范合同变成可执行验证计划：哪些接口需要 agent，reference model 保存什么状态，scoreboard 如何接受合法乱序，哪些属性适合 formal，以及 signoff 如何用可测证据而不是“跑了很多随机”。最小术语表：UVM（Universal Verification Methodology，通用验证方法学）、RTL（Register-Transfer Level，寄存器传输级）、RAL（Register Abstraction Layer，寄存器抽象层）、DUT（Design Under Test，被测设计）；AKey/RKey（Access Key/Receiver Access Key，访问密钥/接收方访问密钥）、CSB（Completion Status Block，完成状态块）、vl（Valid，有效位）、F/S（Fence/Sequential Consistency bits）、P2V（PF-to-VF administrative operation）；RID（Requester ID，请求者标识符）、PASID（Process Address Space Identifier，进程地址空间标识符）、sfunc（Function Group 内不透明 Function 标识）与cs_cap（atomic